При проектировании системы автоматики контест-станции возникает задача формирования сигналов, управляющих переходом различных устройств из режима приема в режим передачи и обратно. Простейший пример: при появлении сигнала PTT (скажем, при нажатии оператором на педаль) сперва должен сработать коммутатор прием-передача в PA, и лишь потом на передачу должен переводиться трансивер и выдавать раскачку в PA. Иными словами, сигнал PTT подается на PA сразу, а на трансивер -- с задержкой. Часто возникают задачи, в которых предъявляются жесткие требования к стабильности времени задержки, надёжности и помехоустойчивости формирующего ее модуля -- автомата задержки, причем сбой в работе может привести к выходу из строя дорогостоящей аппаратуры. Требуемую величину задержки можно определить из анализа принципиальных схем устройств, участвующих в переходе "прием-передача", и знания времени срабатывания каждого из примененных реле. Обычно требуется задержка в пределах 10…50 мс. Входные и выходные сигналы, как правило, имеют электрические параметры, сходные с управляющими сигналами коммутационных элементов (реле) -- нестабилизированное по уровню напряжение 12…27 В, ток 10…100 мА и более, нагрузка с заметной ЭДС самоиндукции.
Наиболее простой и достаточно распространенный способ формирования задержки -- каскадное включение нескольких (2...4) реле с большим (~10 мс) временем срабатывания: первое реле включает второе и т.д., последнее включает нагрузку. Недостаток -- большие габариты и энергопотребление при задержках >30 мс. Использование цифрового формирователя задержки на основе RC-цепи и триггера Шмита вряд ли можно считать удовлетворительным из-за невысокой температурной стабильности. Использование программируемых микроконтроллеров перспективно, однако доступ к этим технологиям ограничен. Ниже приведено описание базовой схемы и конструкции автомата задержки, выполненного на доступной элементной базе и применяемого в составе нескольких блоков на RK3AWL.
